本书第四版的修订工作,仍以“教育部高等学校电工电子基础课程教学指导委员会”最新制订的“电子技术基础课程教学基本要求”为主要依据,秉承了第三版教材的主体结构和内容,增加了HDL 语言简介和高密度PLD 及数字系统设计两章｡

全书内容共9 章,分别是逻辑代数基础､门电路､HDL 语言简介､组合逻辑电路､触发器､时序逻辑电路､555 定时器与脉冲产生整形电路､数模和模数转换电路､高密度PLD 及数字系统设计｡

全书简明扼要,深入浅出,便于自学｡结合新形态教材的特点,本书为主要知识点链接了“重难点视频”“思考提升”“拓展阅读”等数字化资源｡可作为高等学校电气类､电子信息类､自动化类､计算机类､机械类和仪器类及其他相近专业的教材,也可供从事电子技术工作的工程技术人员和科技人员参考｡

前辅文
第1章 逻辑代数基础
  内容提要
  概述
  1.1 逻辑代数的基本概念､公式和定理
   1.1.1 基本和常用逻辑运算
   1.1.2 公式和定理
  1.2 逻辑函数的化简方法
   1.2.1 逻辑函数的标准与或式和最简式
   1.2.2 逻辑函数的公式化简法
   1.2.3 逻辑函数的图形化简法
   1.2.4 具有约束的逻辑函数的化简
  1.3 逻辑函数的表示方法及其相互之间的转换
   1.3.1 几种表示逻辑函数的方法
   1.3.2 几种表示方法之间的转换
   1.3.3 用Multisim进行逻辑函数的化简与变换
  本章小结
  习题
第2章 门电路
  内容提要
  概述
  2.1 半导体二极管､三极管和MOS管的开关特性
   2.1.1 理想开关的开关特性
   2.1.2 半导体二极管的开关特性
   2.1.3 半导体三极管的开关特性
   2.1.4 MOS管的开关特性
  2.2 分立元器件门电路
   2.2.1 二极管与门和或门
   2.2.2 三极管非门(反相器)
  2.3 CMOS集成门电路
   2.3.1 CMOS反相器
   2.3.2 CMOS与非门､或非门､与门和或门
   2.3.3 CMOS与或非门和异或门
   2.3.4 CMOS传输门､三态门和漏极开路门
   2.3.5 CMOS电路产品系列主要特点和使用中应注意的几个问题
  2.4 TTL集成门电路
   2.4.1 TTL反相器
   2.4.2 TTL与非门､或非门､与门､或门､与或非门和异或门
   2.4.3 TTL集电极开路门和三态门
   2.4.4 TTL集成电路和其他双极型集成电路
  本章小结
  习题
第3章 HDL语言简介(*)
  内容提要
  概述
  3.1 VHDL语言基础
   3.1.1 VHDL的主要构件
   3.1.2 VHDL的数据对象和数据类型
   3.1.3 VHDL语言的操作符和表达式
   3.1.4 VHDL基本语句
  3.2 Verilog HDL语言基础
   3.2.1 Verilog HDL基本程序结构
   3.2.2 Verilog HDL词法构成
   3.2.3 Verilog HDL行为语句
   3.2.4 Verilog进程､任务和函数
   3.2.5 Verilog HDL模块的描述方式
  3.3 VHDL､Verilog HDL和C语言的性能对比
  3.4 用HDL描述逻辑门电路示例
  本章小结
  习题
第4章 组合逻辑电路
  内容提要
  概述
  4.1 组合电路的基本分析方法和设计方法
   4.1.1 组合电路的基本分析方法
   4.1.2 组合电路的基本设计方法
  4.2 加法器
   4.2.1 二进制数的算术运算
   4.2.2 加法器
  4.3 编码器和译码器
   4.3.1 码制
   4.3.2 编码器
   4.3.3 译码器
  4.4 数据选择器和分配器
   4.4.1 数据选择器
   4.4.2 数据分配器
  4.5 奇偶检验器和数值比较器
   4.5.1 奇偶检验器
   4.5.2 数值比较器
  4.6 用中规模集成电路实现组合逻辑函数
   4.6.1 用数据选择器实现组合逻辑函数
   4.6.2 用二进制译码器实现组合逻辑函数
  4.7 只读存储器
   4.7.1 ROM的结构及工作原理
   4.7.2 ROM应用举例及容量扩展
  4.8 组合电路中的竞争冒险
   4.8.1 竞争冒险的概念及产生原因
   4.8.2 消除竞争冒险的方法
  4.9 组合逻辑电路的HDL描述及其仿真
   4.9.1 组合逻辑电路的VHDL描述
   4.9.2 组合逻辑电路的Verilog HDL描述
  本章小结
  习题
第5章 触发器
  内容提要
  概述
  5.1 基本触发器
   5.1.1 用与非门组成的基本触发器
   5.1.2 用或非门组成的基本触发器
   5.1.3 集成基本触发器
  5.2 同步触发器
   5.2.1 同步RS触发器
   5.2.2 同步D触发器
  5.3 边沿触发器
   5.3.1 边沿D触发器
   5.3.2 边沿JK触发器
   5.3.3 边沿触发器的功能分类､功能表示方法及转换
  5.4 触发器的电气特性
   5.4.1 静态特性
   5.4.2 动态特性
  5.5 触发器的HDL描述
   5.5.1 触发器的VHDL描述
   5.5.2 触发器的Verilog HDL描述及应用
  本章小结
  习题
第6章 时序逻辑电路
  内容提要
  概述
  6.1 时序逻辑电路的基本分析和设计方法
   6.1.1 时序逻辑电路的基本分析方法
   6.1.2 时序逻辑电路的基本设计方法
  6.2 计数器
   6.2.1 计数器的特点和分类
   6.2.2 二进制计数器
   6.2.3 十进制计数器
   6.2.4 N进制计数器
  6.3 寄存器和读/写存储器
   6.3.1 寄存器的主要特点和分类
   6.3.2 基本寄存器
   6.3.3 移位寄存器
   6.3.4 移位寄存器型计数器
   6.3.5 读/写存储器
  6.4 顺序脉冲发生器
   6.4.1 计数型顺序脉冲发生器
   6.4.2 移位型顺序脉冲发生器
   6.4.3 用MSI器件构成顺序脉冲发生器
  6.5 低密度可编程逻辑器件和时序电路的HDL描述
   6.5.1 低密度可编程逻辑器件
   6.5.2 时序逻辑电路的HDL描述
  本章小结
  习题
第7章 555定时器与脉冲产生整形电路
  内容提要
  概述
  7.1 555定时器
   7.1.1 电路结构
   7.1.2 工作原理
   7.1.3 芯片封装图和功能示意图
  7.2 施密特触发器
   7.2.1 用555定时器构成的施密特触发器
   7.2.2 集成施密特触发器
   7.2.3 施密特触发器应用举例
  7.3 单稳态触发器
   7.3.1 用555定时器构成的单稳态触发器
   7.3.2 集成单稳态触发器
   7.3.3 单稳态触发器应用举例
  7.4 多谐振荡器
   7.4.1 用555定时器构成的多谐振荡器
   7.4.2 石英晶体多谐振荡器
   7.4.3 多谐振荡器应用举例
  本章小结
  习题
第8章 数模与模数转换电路
  内容提要
  概述
  8.1 D/A转换器
   8.1.1 D/A转换器的基本工作原理
   8.1.2 D/A转换器的转换精度､速度和主要参数
  8.2 A/D转换器
   8.2.1 A/D转换的一般步骤和取样定理
   8.2.2 取样-保持电路
   8.2.3 逐次渐近型A/D转换器
   8.2.4 双积分型A/D转换器
   8.2.5 并联比较型A/D转换器
   8.2.6 A/D转换器的转换精度和转换速度
  本章小结
  习题
第9章 高密度可编程逻辑器件及数字系统设计
  内容提要
  概述
  9.1 高密度可编程逻辑器件
   9.1.1 复杂可编程逻辑器件(CPLD)
   9.1.2 现场可编程门阵列(FPGA)
  9.2 数字系统设计
   9.2.1 设计工具的演变
   9.2.2 数字系统设计方法
   9.2.3 数字系统EDA
   9.2.4 基于HDL的现代数字系统设计
   9.2.5 ISP､ICR编程和边界扫描测试技术
   9.2.6 数字系统设计的重要法则
  本章小结
  习题
参考文献
附录一《GB/T 4728.12—2008电气简图用图形符号二进制逻辑元件》简介
附录二 基本逻辑元件图形符号对照表