本书是根据教育部高等学校电子电气基础课程教学指导分委员会最新修订的“数字电子技术基础”课程教学基本要求，结合新形势下人才培养模式的需求而编写的。全书主要内容有：数字技术概论、逻辑门电路、组合逻辑电路、时序逻辑电路、半导体存储器、可编程逻辑器件、脉冲波形的产生与整形、D/A和A/D转换器等共8章。此外，每章增设了习题。本书为新形态教材，登录数字课程网站或者扫描二维码就可以查看对应知识点的微视频、教学PPT等资源。

本书可作为电气类、自动化类、电子信息类、仪器仪表类等专业的教材，也可供其他相关工程技术人员参考。

前辅文
第1章 数字技术概论
  1.1 数字逻辑基础
   1.1.1 数字信号与数字电路
   1.1.2 数制与码制
  1.2 逻辑代数基础
   1.2.1 三种基本逻辑运算
   1.2.2 基本公式和常用公式
   1.2.3 逻辑代数的基本规则
   1.2.4 逻辑函数及其表示方法
   1.2.5 逻辑函数的化简
   1.2.6 具有无关项逻辑函数的化简
  1.3 硬件描述语言概述
   1.3.1 Verilog程序的基本结构
   1.3.2 逻辑功能的仿真与测试
  本章小结
  习题
第2章 逻辑门电路
  2.1 半导体晶体管门电路
   2.1.1 二极管的开关特性
   2.1.2 BJT管的开关特性
   2.1.3 MOS管的开关特性
   2.1.4 基本门电路
  2.2 TTL逻辑电路
   2.2.1 TTL反相器的基本电路
   2.2.2 TTL反相器的静态输入特性和输出特性
   2.2.3 TTL反相器动态特性
   2.2.4 其他类型TTL逻辑门电路
  2.3 CMOS逻辑门电路
   2.3.1 CMOS反相器
   2.3.2 CMOS反相器的静态输入特性和输出特性
   2.3.3 CMOS反相器的动态特性
   2.3.4 其他类型的CMOS门电路
   2.3.5 CMOS逻辑门电路的技术参数
  2.4 Verilog HDL的语言要素
   2.4.1 Verilog HDL的词法
   2.4.2 变量的数据类型
   2.4.3 Verilog HDL运算符
  本章小结
  习题
第3章 组合逻辑电路
  3.1 组合逻辑电路的分析
   3.1.1 分析组合逻辑电路的一般步骤
   3.1.2 加法器的分析
   3.1.3 数据选择器的分析
   3.1.4 数据分配器的分析
   3.1.5 数值比较器的分析
  3.2 组合逻辑电路的设计
   3.2.1 设计组合逻辑电路的一般步骤
   3.2.2 编码器的设计
   3.2.3 译码器的设计
   3.2.4 字形译码器的设计
   3.2.5 几种常用的显示器件
  3.3 组合逻辑电路中的竞争冒险
   3.3.1 产生竞争冒险的原因
   3.3.2 消去竞争冒险的方法
  3.4 用Verilog HDL描述组合逻辑电路
   3.4.1 组合逻辑电路的门级建模
   3.4.2 组合逻辑电路的数据流建模
   3.4.3 组合逻辑电路的行为级建模
  本章小结
  习题
第4章 时序逻辑电路
  4.1 锁存器与触发器
   4.1.1 基本RS锁存器
   4.1.2 同步RS触发器
   4.1.3 主从结构RS触发器
   4.1.4 主从结构JK触发器
   4.1.5 主从T和T′触发器
   4.1.6 维持阻塞结构的边沿触发器
  4.2 时序逻辑电路的分析
   4.2.1 分析时序逻辑电路的一般步骤
   4.2.2 寄存器的分析
   4.2.3 移位寄存器的分析
   4.2.4 计数器的分析
  4.3 时序逻辑电路的设计
   4.3.1 设计时序逻辑电路的一般步骤
   4.3.2 时序逻辑电路设计举例
   4.3.3 常用时序逻辑电路
  4.4 用Verilog HDL描述时序逻辑电路
   4.4.1 时序电路建模基础
   4.4.2 触发器的Verilog建模实例
   4.4.3 移位寄存器的Verilog建模
   4.4.4 计数器的Verilog建模
   4.4.5 状态图的Verilog建模
  本章小结
  习题
第5章 半导体存储器
  5.1 只读存储器（ROM）
   5.1.1 掩膜只读存储器
   5.1.2 可编程只读存储器
   5.1.3 可擦除的可编程只读存储器(EPROM)
  5.2 随机存储器(RAM)
   5.2.1 静态随机存储器(SRAM)
   5.2.2 动态随机存储器(DRAM)
  5.3 存储器容量的扩展
   5.3.1 位扩展方式
   5.3.2 字扩展方式
  5.4 用存储器实现组合逻辑函数
  5.5 用Verilog HDL语言实现存储器设计
   5.5.1 存储器语法规则
   5.5.2 ROM设计
   5.5.3 RAM设计
   5.5.4 存储器的应用实例
  本章小结
  习题
第6章 可编程逻辑器件
  6.1 简单可编程逻辑器件
   6.1.1 PLD的结构及表示方法
   6.1.2 通用阵列逻辑GAL
   6.1.3 GAL编程
  6.2 复杂可编程逻辑器件
   6.2.1 CPLD的结构
   6.2.2 CPLD编程简介
  6.3 现场可编程门阵列
   6.3.1 FPGA编程原理
   6.3.2 FPGA的结构
   6.3.3 FPGA编程
  6.4 用Verilog HDL语言和可编程器件设计数字系统
  本章小结
  习题
第7章 脉冲波形的产生与整形
  7.1 单稳态触发器
   7.1.1 用门电路构成单稳态触发器
   7.1.2 集成单稳态触发器
  7.2 施密特触发器
   7.2.1 用门电路构成的施密特触发器
   7.2.2 集成施密特触发器
  7.3 多谐振荡器
   7.3.1 用门电路构成的振荡器
   7.3.2 晶体振荡器
  7.4 集成555定时器
   7.4.1 电路结构及工作原理
   7.4.2 应用电路实例
  本章小结
  习题
第8章 D/A与A/D转换器
  8.1 D/A转换器
   8.1.1 D/A转换的基本原理
   8.1.2 倒T形电阻网络D/A转换器
   8.1.3 集成D/A转换器及主要技术参数
  8.2 A/D转换器
   8.2.1 A/D转换的基本原理及分类
   8.2.2 逐次渐近型A/D转换器
   8.2.3 双积分型 A/D转换器
   8.2.4 A/D转换器的转换精度与转换速度
  本章小结
  习题
附录A Quartus Ⅱ开发软件简介
  A.1 基于Quartus Ⅱ软件的设计流程
  A.2 Quartus Ⅱ软件的使用简介
  A.2.1 Quartus Ⅱ软件使用流程
  A.2.2 层次设计
附录B 电气简图用图形符号
  B.1 二进制逻辑元件图形符号的组成
  B.2 限定符号
  B.3 关联标注法
  B.4 常用器件符号示例
附录C 常用逻辑符号对照表
参考文献