本书基于布尔代数基础理论和基本的数字电路器件，以设计数字电路和数字系统为目标，注重设计要素、电路实现和参数指标，阐述数字电路系统的分析、设计和测试方法。本书共9章，主要内容包括绪论、逻辑代数基础、门电路与数字集成电路、Verilog硬件描述语言、组合逻辑电路分析与设计、时序逻辑电路分析与设计、运算处理电路、时序功能电路和处理器系统。

本书可作为电子信息类、计算机类、自动化类、电气类和仪器类等本科专业的数字电路与逻辑设计课程或相似要求的课程的教材。本书对从事集成电路设计的工程技术人员也具有参考价值。

前辅文
第1章 绪论
  1.1 模拟信号与数字信号
  1.2 模数与数模转换
   1.2.1 模数转换原理
   1.2.2 数模转换原理
  1.3 数字0和1
   1.3.1 数的进制
   1.3.2 进制转换
   1.3.3 信息的数字化表征
  1.4 数字电路与系统的设计方法
   1.4.1 数字电路
   1.4.2 数字系统设计方法
  习题
第2章 逻辑代数基础
  2.1 逻辑代数
   2.1.1 逻辑运算与逻辑门
   2.1.2 公理与定理
   2.1.3 逻辑变换规则
  2.2 逻辑关系的描述
   2.2.1 逻辑函数表达式
   2.2.2 逻辑关系的其他描述方式
   2.2.3 逻辑电路图与硬件描述语言
  2.3 逻辑函数化简
   2.3.1 公式法化简逻辑函数
   2.3.2 卡诺图化简逻辑函数
   2.3.3 不完全描述逻辑函数的化简
   2.3.4 表格法化简逻辑函数
  习题
第3章 门电路与数字集成电路
  3.1 数字集成电路概述
  3.2 CMOS门电路
   3.2.1 逻辑电平与逻辑约定
   3.2.2 CMOS基本门电路
   3.2.3 特殊功能门电路
  3.3 CMOS集成电路的电气特性
   3.3.1 CMOS非门的主要特性
   3.3.2 CMOS器件电气特性
  3.4 可编程逻辑器件
   3.4.1 电路可编程原理
   3.4.2 可编程阵列的约定表示
   3.4.3 小规模可编程逻辑器件
   3.4.4 复杂可编程逻辑器件
   3.4.5 现场可编程门阵列
   3.4.6 可编程器件电气参数
  习题
第4章 Verilog硬件描述语言
  4.1 Verilog HDL模块的基本结构
   4.1.1 模块端口定义
   4.1.2 模块内容
  4.2 Verilog HDL语言要素
   4.2.1 标识符
   4.2.2 关键词
   4.2.3 数据对象
   4.2.4 运算符
  4.3 Verilog HDL语句
   4.3.1 赋值语句
   4.3.2 块标识语句
   4.3.3 条件语句
   4.3.4 循环语句
   4.3.5 过程语句
   4.3.6 编译指示语句
  4.4 Verilog HDL描述方式
   4.4.1 基本原语
   4.4.2 结构描述
   4.4.3 行为描述
   4.4.4 数据流描述
   4.4.5 设计层次与模块嵌套
   4.4.6 模块连接
  4.5 电路信号延时
   4.5.1 传输延时
   4.5.2 连线延时
  4.6 逻辑设计的仿真验证
   4.6.1 Verilog系统任务和系统函数
   4.6.2 仿真模块的构建
   4.6.3 验证的覆盖率
  习题
第5章 组合逻辑电路分析与设计
  5.1 组合逻辑电路分析
   5.1.1 组合逻辑电路分析方法
   5.1.2 混合逻辑约定电路
   5.1.3 竞争冒险的判断与消除
  5.2 组合逻辑电路设计
   5.2.1 组合逻辑电路设计方法
   5.2.2 编码
   5.2.3 奇/偶校验电路设计
   5.2.4 码制转换电路
   5.2.5 仲裁器与编码/译码电路
   5.2.6 多路选择器
  5.3 组合逻辑电路可测性设计
   5.3.1 逻辑故障测试集
   5.3.2 组合逻辑电路的测试生成
   5.3.3 可测性设计
  习题
第6章 时序逻辑电路分析与设计
  6.1 锁存器
   6.1.1 稳态的概念
   6.1.2 S-R锁存器
   6.1.3 D锁存器及其应用
  6.2 触发器
   6.2.1 D触发器
   6.2.2 其他功能的触发器
  6.3 时序逻辑电路分析
   6.3.1 时序逻辑电路模型
   6.3.2 时序逻辑电路分析方法
  6.4 同步时序逻辑电路设计
   6.4.1 同步时序逻辑电路设计方法
   6.4.2 等价状态与状态分配
   6.4.3 同步时序逻辑电路设计举例
  6.5 时序约束分析
   6.5.1 传输延时和污染延时
   6.5.2 延时模型
   6.5.3 数字系统的时序约束
  6.6 时序逻辑电路可测性设计
   6.6.1 同步时序逻辑电路的迭代展开
   6.6.2 同步时序电路状态表检测序列
   6.6.3 时序电路的可测性设计
  习题
第7章 运算处理电路
  7.1 数的表示与运算
   7.1.1 数的表示
   7.1.2 定点数与浮点数
   7.1.3 运算与溢出判断
  7.2 算术运算电路
   7.2.1 1位二进制加法/减法运算电路
   7.2.2 多位二进制加法运算电路
   7.2.3 乘法运算电路
  7.3 其他运算处理电路
   7.3.1 数值比较电路
   7.3.2 移位操作
   7.3.3 缩减式电路设计
  习题
第8章 时序功能电路
  8.1 寄存器
   8.1.1 并行寄存器
   8.1.2 移位寄存器
   8.1.3 多端口寄存器组
   8.1.4 先进先出
  8.2 计数器
   8.2.1 计数原理
   8.2.2 计数器电路
   8.2.3 移位型计数器
   8.2.4 程序计数器
   8.2.5 计数器应用
  8.3 流水线
   8.3.1 流水线基本概念
   8.3.2 流水线加法器
   8.3.3 非均衡流水线
  习题
第9章 处理器系统
  9.1 体系结构
   9.1.1 计算思维
   9.1.2 处理器
  9.2 指令系统
   9.2.1 指令集
   9.2.2 寻址方式
  9.3 处理器结构
   9.3.1 数据通路
   9.3.2 控制器
   9.3.3 微操作
   9.3.4 流水线处理器
  9.4 存储器
   9.4.1 存储位电路
   9.4.2 存储器芯片
  9.5 输入/输出
  习题
参考文献