数字逻辑课程是计算机专业的核心基础课，也是通信专业、自动化控制专业及其他电类工科专业学习计算机硬件技术的入门必修课。其内容涵盖了原数字电路、数字逻辑、数字系统设计等课程的内容，形成了独立完整的教学体系。 本书的教学目的，不仅培养学生对计算机各逻辑部件的分析与设计方法，了解其在计算机系统中的作用，而且培养学生进行中小型数字系统设计的能力，可以独立地设计数字化产品。本书具有理论性较强，结构完整，示例丰富等特点，各专业教师可根据自己专业需要突出重点，进行教学。在重点讨论数字逻辑的基本原理、基本分析和设计方法的基础上，辅以大量的工程实践举例，加大中、大规模集成电路的设计与应用举例，便于更好地理解与掌握基本理论与分析设计的方法，更好地培养灵活而富有创新的工程实践能力。 本书力求紧跟数字逻辑设计的发展趋势，强调硬件逻辑设计与软件逻辑设计的结合，对教学实践环节给予有力的指导和要求。四、注重培养学生自主学习，独立思考与独立解决问题的能力。在讨论基本原理之后，给出一些推演性问题及应用举例，在教材中有意不做详细讨论，留给读者去思考、去完善。本书强调标准化。书中的逻辑符号均采用国标（GB4728.12-85）及国外常用逻辑符号（MIL-STD-806）两种表示方法，信号按时间排序，抽象模型，系统模块化，大系统的复杂性、可靠性、次佳设计和折中等概念。

前辅文
第一章 数制和编码
  1.1 进位计数制
  1.2 进位计数制的相互转换
   1.2.1 多项式替代法
   1.2.2 基数乘除法
   1.2.3 任意两种进制之间的转换
   1.2.4 直接转换法
   1.2.5 数制转换时小数位数的确定
  1.3 带符号数的代码表示
   1.3.1 原码
   1.3.2 反码
   1.3.3 补码
   *1.3.4 十进制数的补码
  1.4 带符号数的加､减运算
  1.5 十进制数的常用代码
   1.5.1 8421码
   1.5.2 2421码
   1.5.3 余3码
  1.6 可靠性编码
   1.6.1 格雷码
   1.6.2 奇偶校验码
   1.6.3 海明校验码
  习题
第二章 逻辑代数基础
  2.1 逻辑代数中的几个概念
  2.2 逻辑代数的基本运算
   2.2.1 与运算(逻辑乘)
   2.2.2 或运算(逻辑加)
   2.2.3 非运算(逻辑非)
  2.3 逻辑代数的基本定理及规则
   2.3.1 逻辑代数的基本公理
   2.3.2 逻辑代数的基本定理
   2.3.3 逻辑代数的基本规则
  2.4 逻辑函数的性质
   2.4.1 复合逻辑
   2.4.2 逻辑函数的基本表达式
   2.4.3 逻辑函数的标准形式
  2.5 逻辑函数的化简
   2.5.1 代数法化简
   2.5.2 卡诺图法
   2.5.3 利用无关项化简函数表达式
   2.5.4 输入无反变量的函数的化简
   *2.5.5 多输出函数的化简
   *2.5.6 Quine-McCluskey(Q-M)法
  习题
第三章 组合逻辑电路的分析与设计
  3.1 逻辑电路设计文档标准
   3.1.1 框图
   3.1.2 门的符号标准
   3.1.3 信号名和有效级
   3.1.4 引端的有效级
   3.1.5 引端有效级的变换
   3.1.6 图面布局及总线
   3.1.7 时间图
  3.2 组合电路分析
   3.2.1 利用表达式和真值表进行电路分析
   3.2.2 组合电路分析之电路性能评价及电路改进
  3.3 组合电路设计的一般方法
   3.3.1 根据逻辑问题的描述写出逻辑表达式
   3.3.2 逻辑电路的变换
  3.4 组合电路中的竞争与险象
   3.4.1 竞争现象
   3.4.2 险象
   3.4.3 险象的判别
   3.4.4 险象的消除
  3.5 常用MSI组合逻辑器件及其应用
   3.5.1 译码器
   3.5.2 编码器
   3.5.3 三态缓冲器
   3.5.4 多路选择器
   3.5.5 奇偶校验电路
   3.5.6 比较器
   3.5.7 加法器
  习题
第四章 同步时序电路的分析
  4.1 时序电路概述
   4.1.1 时序电路的一般形式
   4.1.2 时序电路的分类
   4.1.3 时序电路的描述方法
  4.2 双稳态元件
   4.2.1 S-R锁存器
   4.2.2 /S-/R锁存器
   4.2.3 带使能端的S-R锁存器
   4.2.4 D锁存器
   4.2.5 边沿触发D触发器
   4.2.6 主从S-R触发器
   4.2.7 主从J-K触发器
   4.2.8 边沿触发J-K触发器
   4.2.9 T触发器
  4.3 同步时序电路的分析方法
  4.4 计数器
   4.4.1 二进制串行计数器
   4.4.2 二进制同步计数器
   4.4.3 用跳越的方法实现任意模数的计数器
   4.4.4 强置位计数器
   4.4.5 预置位计数器
   4.4.6 修正式计数器
   4.4.7 MSI计数器及应用
  4.5 寄存器
   4.5.1 并行寄存器
   4.5.2 移位寄存器
   4.5.3 MSI寄存器应用举例——数据串､并行的转换
  4.6 节拍分配器
   4.6.1 计数型节拍分配器
   4.6.2 移位型节拍分配器
   4.6.3 MSI节拍分配器举例
  习题
第五章 同步时序电路的设计
  5.1 建立原始状态表
  5.2 状态化简
   5.2.1 完全给定同步时序电路状态表的化简
   5.2.2 不完全给定同步时序电路状态表的化简
  5.3 状态分配
   5.3.1 状态编码的一般问题
   5.3.2 相邻状态分配法
  5.4 选择触发器类型及确定激励函数和输出函数
   5.4.1 选择触发器类型
   5.4.2 确定激励函数和输出函数
  5.5 设计举例
  习题
第六章 异步时序电路的分析与设计
  6.1 脉冲异步时序电路概述
  6.2 脉冲异步时序电路的分析
  6.3 脉冲异步时序电路的设计
  *6.4 电平异步时序电路概述
   6.4.1 电平异步时序电路的模型及稳态的判断
   6.4.2 流程表及总态图
  *6.5 电平异步时序电路的分析
  习题
第七章 可编程逻辑器件(PLD)
  7.1 PLD概述
   7.1.1 PLD的电路结构及分类
   7.1.2 PLD的编程工艺及描述的逻辑规则和符号
   7.1.3 PLD的设计过程及主要优点
  7.2 只读存储器
   7.2.1 ROM的内部结构
   7.2.2 用ROM实现组合逻辑设计
   7.2.3 常用的LSI ROM器件
  7.3 可编程逻辑阵列
  7.4 可编程阵列逻辑
   7.4.1 组合PAL器件
   7.4.2 时序PAL器件
  7.5 通用逻辑阵列概述
   7.5.1 GAL器件的主要特点
   7.5.2 GAL器件的基本结构
   7.5.3 GAL器件的命名及分类
  7.6 硬件描述语言
   7.6.1 基于硬件描述语言的数字设计
   7.6.2 常用的硬件描述语言简介
  习题
第八章 数字系统设计
  8.1 数字系统的基本模型
   8.1.1 信息处理单元的构成
   8.1.2 控制单元的构成
  8.2 数字系统设计的描述工具
   8.2.1 方框图
   8.2.2 定时图(时序图)
   8.2.3 逻辑流程图
   8.2.4 ASM图
   8.2.5 MDS图
  8.3 自顶向下的设计和自底向上的集成
   8.3.1 自顶向下的设计
   8.3.2 自底向上的集成
  8.4 逻辑设计技术及应用
   8.4.1 定义设计要求
   8.4.2 确定系统方案及逻辑划分
   8.4.3 控制单元的设计及实现
   8.4.4 定时单元的设计及实现
   8.4.5 信息处理单元的设计及实现
  8.5 异步信号输入和系统控制器的结构
  8.6 以MSI时序器件为核心的控制器设计
   8.6.1 以多D触发器为核心的控制器设计
   8.6.2 以移位寄存器为核心的控制器设计
  习题
附录一 TTL/SSI电路的型号
附录二 某些TTL/MSI集成电路产品
附录三 某些74LS系列器件引脚图
附录四 某些PLD､ROM､RAM器件引脚图
参考文献

“十一五”国家规划教材