本书是普通高等教育“十一五”国家级规划教材。本书从微型计算机组成原理必备的基础知识讲起，系统地介绍16位和包括超线程、多核处理器、DDR2／DDR3、PCIExpress在内的现代32位微型计算机的组成原理、体系结构及基本接口技术。主要内容涉及微型计算机组成基础、各种档次的微处理器的结构、各种类型的半导体存储器、输入输出接口、可编程接口芯片、传统和现代的控制逻辑、面向现代微型计算机的总线技术以及微型计算机体系结构的发展变化等。

本书在保持第1版特色（基础部分简要，讲解通俗易懂；突出现代微型计算机的组成；大部分程序示例采用高级语言编写；内容的选择、深度及顺序安排经过精心设计）的基础上，纳入微型计算机组成方面的最新技术和最新结构。

本书可作为高等院校计算机科学与技术及相关专业本科的“微型计算机组成原理”课程教材，亦可作为从事研发、生产、教学和应用开发的广大科技工作者的参考书。

第一章 微型计算机组成基础
  1.1 计算机中数据的表示
   1.1.1 计算机中数的进位制
   1.1.2 字符编码
   1.1.3 带符号数的表示
   1.1.4 溢出
   1.1.5 定点数与浮点数
  1.2 计算机的组成与运行原理
   1.2.1 体系结构
   1.2.2 运算器的组成
   1.2.3 控制器的组成
   1.2.4 内存储器的组成
   1.2.5 主机的运行原理
  1.3 微型计算机的基本结构
   1.3.1 微处理器的概念
   1.3.2 总线的基本概念
   1.3.3 微型计算机的基本结构
  1.4 微型计算机的基本数据类型
  1.5 堆栈
   1.5.1 堆栈的引进和定义
   1.5.2 堆栈的操作
  习题一
第二章 8086系统结构
  2.1 8086微处理器的结构
   2.1.1 8086微处理器的功能结构与指令流水线
   2.1.2 8086微处理器的存储器分段结构
   2.1.3 8086的寄存器结构
  2.2 8086的总线周期
   2.2.1 8086的时序
   2.2.2 8086的存储器读周期
   2.2.3 8086的I／O读周期
   2.2.4 8086的存储器写周期
   2.2.5 8086的I／O写周期
   2.2.6 在总线周期中插入等待时钟
   2.2.7 空闲时钟周期
  2.3 8086系统总线的形成
   2.3.1 8086引脚功能
   2.3.2 最小模式下系统总线的形成
   2.3.3 最大模式下系统总线的形成
  2.4 8088简介
  习题二
第三章 半导体存储器
  3.1 半导体存储器概述
   3.1.1 半导体存储器的分类
   3.1.2 半导体存储芯片的一般结构
   3.1.3 半导体存储器芯片的主要技术指标
  3.2 静态随机存取存储器
   3.2.1 六管静态基本单元电路
   3.2.2 静态RAM芯片举例
  3.3 动态随机存取存储器
   3.3.1 单管动态基本单元电路
   3.3.2 动态RAM的电路结构
   3.3.3 动态RAM芯片举例
   3.3.4 再谈动态RAM的刷新
  3.4 只读存储器
   3.4.1 掩模型ROM
   3.4.2 PROM
   3.4.3 EPROM
   3.4.4 EEPROM
   3.4.5 闪速存储器
  3.5 半导体存储器与CPU的连接及简单存储器子系统的设计
   3.5.1 半导体存储器与CPU的连接
   3.5.2 简单存储器子系统的设计
   3.5.3 动态RAM与CPU的连接
   3.6 8086的存储器组织简介
  3.7 高速缓冲存储器
   3.7.1 Cache的工作原理
   3.7.2 主存与Cache的地址映像
   3.7.3 替换算法
   3.7.4 Pentium微型计算机Cache结构简介
  3.8 层出不穷的半导体存储器新技术
   3.8.1 静态RAM
   3.8.2 动态RAM
   3.8.3 专用的半导体存储器
  习题三
第四章 输入输出接口
  4.1 I／O接口概述
   4.1.1 I／O接口的主要功能
   4.1.2 I／O接口的集成化程度
   4.1.3 I／O接口的典型结构
  4.2 I／O端口的编址方式
   4.2.1 存储器统一编址
   4.2.2 I／O独立编址
  4.3 I／O指令及高级语言程序对I／O端口的访问
   4.3.1 I／O指令
   4.3.2 高级语言程序对I／O端口的访问
  4.4 输入输出传送方式
   4.4.1 无条件传送方式
   4.4.2 查询传送方式
   4.4.3 中断传送方式
   4.4.4 DMA传送方式
   4.4.5 I／O处理机方式
  4.5 简单输入输出接口的设计
   4.5.1 CPU或系统总线的I／O接口信号
   4.5.2 端口地址安排
   4.5.3 端口地址译码
   4.5.4 基地址可变
   4.5.5 端口的设计
   4.5.6 接口电路设计举例
  习题四
第五章 中断系统
  5.1 中断的基本概念
   5.1.1 中断
   5.1.2 中断系统
   5.1.3 中断源
   5.1.4 中断的基本过程
   5.1.5 中断优先级
   5.1.6 多重中断（中断嵌套）
   5.1.7 中断屏蔽
   5.1.8 可屏蔽中断、不可屏蔽中断、中断允许标志位
  5.2 中断管理
   5.2.1 CPU响应中断的条件
   5.2.2 中断响应
   5.2.3 中断源识别
   5.2.4 中断判优
  5.3 可编程中断控制器8259A
   5.3.1 8259A的内部结构及引脚信号
   5.3.2 8259A的工作方式
   5.3.3 8259A的初始化命令字
   5.3.4 8259A的初始化编程
   5.3.5 8259A的操作命令字
  5.4 PC／AT型微机的中断系统
   5.4.1 中断向量与中断向量表
   5.4.2 中断源及外部可屏蔽中断的控制逻辑
   5.4.3 中断处理过程
   5.4.4 自编中断服务程序举例
  习题五
第六章 可编程接口芯片
  6.1 可编程并行输入输出接口8255A
   6.1.1 8255A的结构
   6.1.2 8255A的工作方式概述
   6.1.3 8255A的控制字
   6.1.4 8255A三种工作方式的功能说明
   6.1.5 从端口C中读状态字
   6.1.6 8255A应用举例
  6.2 可编程间隔定时器
   6.2.1 8253的基本功能和结构
   6.2.2 8253的控制字及初始化
   6.2.3 8253的工作方式
   6.2.4 间隔定时器
   6.2.5 8253／8254的应用
  6.3 DMA控制器8237A
   6.3.1 8237A的工作周期
   6.3.2 8237A的引脚
   6.3.3 8237A的工作模式
   6.3.4 8237A的传送类型
   6.3.5 8237A的寄存器组
   6.3.6 8237A的软件命令
   6.3.7 8237A的编程
   6.3.8 8237A的应用
  习题六
第七章 80386系统结构
  7.1 80386微处理器结构
   7.1.1 80386微处理器的特点和工作模式
   7.1.2 逻辑部件
   7.1.3 内部寄存器
   7.1.4 数据类型
   7.1.5 引脚信号及其功能
  7.2 80386的总线周期
   7.2.1 总线周期的分类
   7.2.2 非地址流水线读／写周期
   7.2.3 地址流水线读／写周期
  7.3 80386的一些内部机制
   7.3.1 存储器管理功能
   7.3.2 描述符
   7.3.3 多任务机制
   7.3.4 保护功能
   7.3.5 保护模式下的中断
  7.4 80386系统的构成
   7.4.1 系统组成
   7.4.2 存储器结构
   7.4.3 输入输出结构
   7.4.4 基本的存储器结构
  习题七
第八章 高档微处理器
  8.1 高档微处理器中的新技术
   8.1.1 RISC技术
   8.1.2 CPU内部设置Cache
   8.1.3 采用双独立总线体系结构
   8.1.4 增加指令流水线条数
   8.1.5 分支指令预测技术
   8.1.6 超顺序执行技术
   8.1.7 采用深度指令流水线结构
   8.1.8 MMX技术与3DNow！技术
   8.1.9 超线程技术
   8.1.10 多核处理器结构
  8.2 从80486到Core2Duo及Xeon
   8.2.1 80486
   8.2.2 Pentium
   8.2.3 PentiumPro
   8.2.4 MMXPentium
   8.2.5 PentiumⅡ
   8.2.6 PentiumⅢ
   8.2.7 Pentium
   8.2.8 Core2Duo
   8.2.9 Xeon
  8.3 AMD公司微处理器简介
  习题八
第九章 总线技术Ⅰ———内部总线
  9.1 总线概述
   9.1.1 采用总线技术的原因
   9.1.2 总线的分类及内部总线的发展
   9.1.3 总线规范
   9.1.4 总线的主要性能指标
  9.2 ISA总线
   9.2.1 引脚信号
   9.2.2 ISA总线时序
   9.2.3 ISA总线接口
  9.3 PCI总线
   9.3.1 PCI总线概述
   9.3.2 PCI总线信号的定义
   9.3.3 总线命令
   9.3.4 PCI总线协议基础
   9.3.5 PCI总线仲裁机制
   9.3.6 PCI总线的配置周期
   9.3.7 PCI总线配置空间
   9.3.8 PCI总线的扩展ROM
   9.3.9 PCI总线接口
  *9.4 AGP总线简介
   9.4.1 AGP总线的提出
   9.4.2 AGP与PCI的关系
   9.4.3 AGP相对于PCI的改进
  9.5 PCIExpress总线
   9.5.1 PCIExpress总线的提出
   9.5.2 PCIExpress的主要特点
   9.5.3 PCIExpress技术基础
   9.5.4 PCIExpress接口设计方案
  习题九
第十章 总线技术Ⅱ———设备总线
  *10.1 SCSI总线
   10.1.1 SCSI设备
   10.1.2 SCSI体系结构模型
   10.1.3 SCSI命令
   10.1.4 SCSI软件接口简介
  *10.2 IDE接口
   10.2.1 IDE接口信号
   10.2.2 IDE接口数据传送方式
   10.2.3 扇区的寻址方式
   10.2.4 IDE控制器中的寄存器
   10.2.5 IDE命令简介
   10.2.6 从UltraATA／33到UltraATA
  10.3 通用串行总线USB
   10.3.1 USB的主要特点
   10.3.2 USB的硬件结构
   10.3.3 USB系统的软件结构
   10.3.4 USB总线数据编码方式
   10.3.5 USB总线上的数据传输
   10.3.6 USB协议简介
   10.3.7 USB设备配置简介
   10.3.8 USB设备开发简介
  10.4 FireWire串行总线（IEEE1394）简介
  习题十
第十一章 微型计算机系统的硬件组成
  11.1 系统控制逻辑及控制芯片组
   11.1.1 系统控制逻辑及控制芯片组简介
   11.1.2 早期的芯片组
   11.1.3 采用北桥／南桥体系结构的芯片组
   11.1.4 采用Hub体系结构的芯片组
   11.1.5 支持PCIExpress的芯片组
  11.2 内存条
   11.2.1 内存芯片Bank与芯片容量的新表示
   11.2.2 内存条的组成
  11.3 主板
  11.4 微型计算机的体系结构
   11.4.1 早期微型计算机的体系结构
   11.4.2 控制芯片组出现初期的微型计算机的体系结构
   11.4.3 采用北桥／南桥芯片组的微型计算机的体系结构
   11.4.4 采用Hub芯片组的微型计算机的体系结构
   11.4.5 采用支持PCIExpress芯片组的微型计算机的体系结构
  *11.5 服务器体系结构举例
  习题十一
第十二章 串行通信
  12.1 数据通信基础知识
   12.1.1 数据传输形式
   12.1.2 单向与双向通信
   12.1.3 同步技术
  12.2 RS-232C总线
   12.2.1 RS-232C总线标准
   12.2.2 RS-232C接口的连接
   12.2.3 20mA电流环回路标准
  12.3 PC系列机的串行通信
   12.3.1 8250内部寄存器
   12.3.2 8250的初始化
   12.3.3 NS16550相对8250的改进
   12.3.4 异步通信BIOS功能调用
   12.3.5 TurboC中的异步通信功能调用
   12.3.6 Windows平台上的串行通信简介
  *12.4 RS-422总线与RS-485总线
   12.4.1 RS-422总线
   12.4.2 RS-485总线
   12.4.3 RS-232C／RS-422／RS-485转换器简介
  *12.5 通信协议简介
  习题十二
附录 部分小规模集成电路国家标准与国外流行表示对照
参考文献（第1版/第2版）

“十一五”国家规划教材