本书第一版是“教育部面向21世纪教学内容和课程体系改革”的研究成果，被列入教育部面向21世纪课程教材、“九五”国家级重点教材。第二版被列为“十一五”国家级重点教材。

本书着重介绍数字系统逻辑设计的基本理论和方法，同时对数字技术的新成果和新方法作了适当介绍。

本书系统地阐述了以下内容：数制与编码，逻辑代数基础，组合逻辑电路和时序逻辑电路的分析与设计，数字系统设计，自动逻辑综合，逻辑模拟与测试，硬件描述语言Verilog HDL，以及逻辑器件。

本书可作为计算机类、电子类、自动化类相关专业的教材，也可作为有关专业工程技术人员的参考书。

前辅文
第一章 数制与编码
  1.1 进位计数制
   1.1.1 十进制数的表示
   1.1.2 二进制数的表示
   1.1.3 其他进制数的表示
  1.2 数制转换
   1.2.1 二进制数与十进制数的转换
   1.2.2 八进制数、十六进制数与二进制数的转换
  1.3 带符号数的代码表示
   1.3.1 真值与机器数
   1.3.2 原码
   1.3.3 反码
   1.3.4 补码
   1.3.5 机器数的加、减运算
   1.3.6 十进制数的补数
  1.4 数的定点表示和浮点表示
   1.4.1 数的定点表示
   1.4.2 数的浮点表示
  1.5 数码和字符的代码表示
   1.5.1 十进制数的二进制编码
   1.5.2 可靠性编码
   1.5.3 字符代码
  小结
  习题一
第二章 逻辑代数基础
  2.1 逻辑代数的基本概念
   2.1.1 逻辑变量
   2.1.2 逻辑运算
   2.1.3 逻辑函数
  2.2 逻辑代数的公理、定理及规则
   2.2.1 逻辑代数的公理和基本定理
   2.2.2 逻辑代数的重要规则
  2.3 逻辑函数表达式的形式与转换
   2.3.1 逻辑函数的表示法
   2.3.2 逻辑函数表达式的基本形式
   2.3.3 逻辑函数表达式的标准形式
   2.3.4 逻辑函数表达式的转换
  2.4 逻辑函数的化简
   2.4.1 代数化简法
   2.4.2 卡诺图化简法
   2.4.3 逻辑函数化简中有关问题的考虑
  小结
  习题二
第三章 组合逻辑电路
  3.1 逻辑门电路
   3.1.1 简单逻辑门电路
   3.1.2 复合逻辑门电路
  3.2 逻辑函数的实现
   3.2.1 用“与非”门实现逻辑函数
   3.2.2 用“或非”门实现逻辑函数
   3.2.3 用“与或非”门实现逻辑函数
   3.2.4 用“异或”门实现逻辑函数
  3.3 组合逻辑电路的分析
  3.4 组合逻辑电路的设计
   3.4.1 单输出组合逻辑电路的设计
   3.4.2 多输出组合逻辑电路的设计
  3.5 组合逻辑电路的竞争与冒险
   3.5.1 竞争与冒险的产生
   3.5.2 判别冒险
   3.5.3 消除冒险
  小结
  习题三
第四章 同步时序逻辑电路
  4.1 同步时序逻辑电路模型
   4.1.1 同步时序逻辑电路的结构
   4.1.2 同步时序逻辑电路的描述
  4.2 触发器
   4.2.1 RS触发器
   4.2.2 D触发器
   4.2.3 JK触发器
   4.2.4 T触发器
  4.3 同步时序逻辑电路分析
  4.4 同步时序逻辑电路设计
   4.4.1 建立原始状态图和状态表
   4.4.2 状态化简
   4.4.3 状态编码
   4.4.4 确定激励函数和输出函数
   4.4.5 画逻辑电路图
  4.5 同步时序逻辑电路设计举例
  小结
  习题四
第五章 异步时序逻辑电路
  5.1 异步时序逻辑电路模型
  5.2 脉冲异步时序逻辑电路分析和设计
   5.2.1 脉冲异步时序逻辑电路分析
   5.2.2 脉冲异步时序逻辑电路设计
  5.3 电平异步时序逻辑电路分析和设计
   5.3.1 电平异步时序逻辑电路的描述方法
   5.3.2 电平异步时序逻辑电路分析
   5.3.3 电平异步时序逻辑电路设计
  5.4 电平异步时序逻辑电路的竞争与冒险
   5.4.1 电平异步时序逻辑电路的竞争现象
   5.4.2 电平异步时序逻辑电路的本质冒险
  5.5 电平异步时序逻辑电路设计举例
  小结
  习题五
第六章 采用中、大规模集成电路的逻辑设计
  6.1 二进制并行加法器
  6.2 数值比较器
  6.3 译码器
  6.4 多路选择器
  6.5 计数器
  6.6 寄存器
  6.7 只读存储器
  6.8 可编程逻辑阵列
  6.9 可编程阵列逻辑
   6.9.1 基本门阵列结构
   6.9.2 可编程输入/输出结构
   6.9.3 带反馈的寄存器结构
   6.9.4 带“异或”门的寄存器结构
  6.10 通用阵列逻辑
   6.10.1 性能和特点
   6.10.2 基本结构和工作原理
  6.11 高密度可编程逻辑器件
   6.11.1 复杂可编程逻辑器件
   6.11.2 现场可编程门阵列
  小结
  习题六
第七章 数字系统设计
  7.1 概述
  7.2 数字系统的描述
   7.2.1 方框图
   7.2.2 时序图
   7.2.3 算法状态机图
   7.2.4 寄存器传送语言
  7.3 基本数字系统设计
  7.4 简易计算机设计
  小结
  习题七
第八章 自动逻辑综合
  8.1 多维体表示
  8.2 多维体的基本运算
   8.2.1 蕴涵运算
   8.2.2 并集运算
   8.2.3 交集运算
   8.2.4 相容运算
   8.2.5 锐积运算
  8.3 多维体运算的计算机实现
   8.3.1 多维体的编码
   8.3.2 蕴涵运算的实现
   8.3.3 交集运算的实现
   8.3.4 相容运算的实现
   8.3.5 锐积运算的实现
  8.4 组合逻辑电路的计算机辅助逻辑设计
   8.4.1 函数的质蕴涵与覆盖
   8.4.2 求质蕴涵项的算法
   8.4.3 求覆盖的算法
  8.5 同步时序逻辑电路的计算机辅助逻辑设计
   8.5.1 状态化简算法
   8.5.2 状态分配算法
  小结
  习题八
第九章 逻辑模拟与测试
  9.1 逻辑模拟的模型
   9.1.1 元件的延迟时间
   9.1.2 模拟信号的状态值
   9.1.3 模拟时钟
  9.2 逻辑模拟算法
   9.2.1 模拟算法分类
   9.2.2 编译法
   9.2.3 表驱动法
  9.3 故障模拟
   9.3.1 故障模型
   9.3.2 故障模拟方法
  9.4 逻辑电路的测试
   9.4.1 组合逻辑电路的测试
   9.4.2 时序逻辑电路的测试
  9.5 可测性设计
   9.5.1 分块测试
   9.5.2 改善可观察性和可控性
   9.5.3 内测试
   9.5.4 边界扫描测试
  小结
  习题九
第十章 Verilog HDL语言
  10.1 概述
  10.2 Verilog HDL语言基本要素
   10.2.1 基本语法定义
   10.2.2 数据类型
  10.3 Verilog HDL语言的基本语句
   10.3.1 赋值语句
   10.3.2 块语句
   10.3.3 条件语句
   10.3.4 循环语句
  10.4 Verilog HDL语言的其他结构
   10.4.1 函数和任务
   10.4.2 系统任务和函数
   10.4.3 预编译指令
  10.5 Verilog HDL设计方法
   10.5.1 Verilog HDL语言描述
   10.5.2 使用Verilog HDL设计数字系统
  小结
  习题十
第十一章 逻辑器件
  11.1 二极管及三极管的开关特性
   11.1.1 二极管的开关特性
   11.1.2 三极管的开关特性
  11.2 三极管反相器
   11.2.1 反相器的工作原理
   11.2.2 反相器的工作条件
   11.2.3 改善反相器输出波形
   11.2.4 反相器的负载能力
  11.3 典型集成TTL“与非”门电路
   11.3.1 电路结构及工作原理
   11.3.2 参数与指标
  11.4 其他类型TTL“与非”门电路
   11.4.1 集电极开路门
   11.4.2 三态门
  11.5 MOS集成门电路
   11.5.1 MOS管
   11.5.2 MOS反相器
   11.5.3 MOS门电路
  11.6 数字集成电路分类、性能及器件名称
  小结
  习题十一
参考文献

“十一五”国家规划教材